[Suzaku:00750] UserIPの組み込みに関して

お世話になっております。
蔦村と申します。

自作IPをいくつか組み込んで検証を行っています。

１) BusI/F設計は、user_logic.vhd, opb_xxx.vhd ファイル等の
　テンプレートの使用して纏めようとしていますが、自作ブロックは、VHDLでなく、
　Verilogでも問題なく組み込めるでしょうか？
　すなわち、VHDL/Verilogの混合は可能でしょうか？

2) 自作IPをマニュアルスタータキットガイドを参考にしていますが、
　　 HardNetlist の生成でVHDL文法エラーが発生します。
　　CPUからレジスタ設定されるネットでの記述がまずいようです
　　非常に単純な記述ミスだと思われますが、エラー要因を見ても原因がよくわかりません。
　　そこで、スタータキットマニュアルで紹介しているスロットマシンのVHDLソースまたは動作が
　　確認できているかわりのソースをいただけないでしょうか？
　　ちなみに、ライブラリ宣言はマニュアルと同じように設定しています。

＜エラーログ抜粋＞

XST synthesis

ERROR:HDLParsers:3312 - "C:/shared/work_b/pcores/opb_i2c_v1_00_a/hdl/vhdl/user_logic.vhd" Line 165. Undefined symbol 'SCLKOUT'.
ERROR:HDLParsers:1209 - "C:/shared/work_b/pcores/opb_i2c_v1_00_a/hdl/vhdl/user_logic.vhd" Line 165. SCLKOUT: Undefined symbol (last report in this block)
ERROR:HDLParsers:3313 - "C:/shared/work_b/pcores/opb_i2c_v1_00_a/hdl/vhdl/user_logic.vhd" Line 166. Undefined symbol 'SDAOUT'.  Should it be: 'SDA OUT'?
ERROR:HDLParsers:1209 - "C:/shared/work_b/pcores/opb_i2c_v1_00_a/hdl/vhdl/user_logic.vhd" Line 166. SDAOUT: Undefined symbol (last report in this block)

　よろしくお願いします。