[Suzaku:00979] Re: CPUからのアクセス

蔦村です。
お世話になっております。
 

> -----Original Message-----
> From: email@hidden 
> [mailto:email@hidden] On Behalf Of mio
> Sent: Wednesday, June 27, 2007 7:22 PM
> To: SUZAKU general discussion list
> Subject: [Suzaku:00978] Re: CPUからのアクセス
> 
> 中島です。
> 
> email@hidden さんは書きました:
> > お世話になっております。
> > 蔦村です。
> > 
> > ”スロットマシンのコアをCPUで制御する”章を
> > 参考に自作IPとOPBまたはPLBに接続しています。
> > 
> > CPUからユーザ回路のレジスタにアクセスする場合、
> > マニュアル例のような、スイッチ、モードのような設定をするときは問題ありませんが、
> > ある一定時間が経過したらそのレジスタをクリア（自己リセット）するような使い方をした場合
> > 思ったような動作が実現できません。
> > 
> > 具体的にはCPUから1回だけレジスタに"1"をライトした後、数クロック後に
> > レジスタを"0"にすることを想定していますが、現状user_logic.vなどXPSで
> > 自動生成される回路と組み合わせると、レジスタクリアしても再度データが書き込まれるようです。
> > 
> 現在どのようなタイミングや書き方でレジスタクリアをしているのか、
> もう少し詳しく教えていただけるでしょうか？
> 

レジスタの構成方法についてですが、user_logic.v で slv_reg0 にデータを取り込んだ後、
更にラッチを行います。そこから10ｃｌｋ（CPUバスクロック）後にクリアをしたいのですが、
常にラッチされています。

> > この回避方法は何かありますでしょうか？
> > 
> 回避方法が分かるかもしれません。
> よろしくお願いします。
>
　現状、無理やり外部のOPB_select, SI_XferAckを用いてタイミング信号を作っています。
　何かライトイネーブル（Bus2IP_WrCE[0]）を使うことでうまく実現できる方法があれば
　教えて下さい。

　よろしくお願いします。

 _______________________________________________
> suzaku mailing list
> email@hidden
> http://lists.atmark-techno.com/mailman/listinfo/suzaku
> 
>