[Suzaku:01516] Re: Starter Kit Guideを参考にしたEDK上でのプログラミングについて

mio email@hidden
2009年 6月 15日 (月) 17:45:44 JST


中島です。

> 石川です。
> 
> 連投すいません。
> 
> 
> XPSで自作のVerilogのプログラムを組み込んだシステムの開発をしようとしています。
> Starter Kitの11章を参考に自分のプログラムに合わせながら開発をしています。
> 
> 色々やってみたところVerilogのプログラムをコンパイルしてくれないため、
> インターフェイス部になっているVHDLのプログラムのコンパイル時に
> top_circuit is not an entity name
> というエラーが出てしまっているようです(top_circuitはVerilogのプログラムのモジュール名)。
> 
> やったことは
> 1.
> E:\TimeSynchronization\sz310-add_slot-20071214\pcores\opb_sil00_v1_01_c\data
>> opb_sil00_v2_1_0.mpd
> の記述を
> OPTION HDL = MIXED
> に変更。
> 
> 2.
> E:\TimeSynchronization\sz310-add_slot-20071214\pcores\opb_sil00_v1_01_c\hdl\verilog
> の下に
> top_circuit.v
> sync.v
> を置く(両プログラムが自作のVerilogプログラム)。
> 
> 3.
> E:\TimeSynchronization\sz310-add_slot-20071214\pcores\opb_sil00_v1_01_c\data
>> opb_sil00_v2_1_0.pao
>> lib opb_sil00_v1_01_c top_circuit verilog
> lib opb_sil00_v1_01_c sync verilog
> lib opb_sil00_v1_01_c user_logic vhdl
> lib opb_sil00_v1_01_c opb_sil00 vhdl
> を追加。
> 
> 4.
> user_logic.vhdのプログラムを変更し、topp_circuitと接続。
> 
> です。
> 
> E:\TimeSynchronization\sz310-add_slot-20071214\synthesis
>> opb_sil00_0_wrapper_xst.srp
> を読む限り、
> top_circuitやsyncのコンパイルはされずに飛ばされてuser_logicのコンパイルに移ってしまっているようです。
> 
> 他にやらなければならないことがあったら指摘してください。
> よろしくお願いします。
> 
ぱっとみたところ、何も思い浮かびません・・・。

手元に8.2iがないので、8.2iに入っているIPコアかどうか確認できないのですが、
jtagppc_cntlrなどは、vhdlとverilogで構成されているIPコアなので、
構成をみてみると、何か手がかりになるかもしれません。
jtagppc_cntlrのIPコアは以下にあります。
EDKのインストールフォルダ\hw\XilinxProcessorIPLib\pcores\jtagppc_cntlr_v1_00_b

あまりにツールに踊らされるのも何なので、
IPコアにすることにこだわりがなければ、
EDKをISEのサブモジュールとしてよみこんでしまったほうが、
コンパイルされないとか、そんなことに悩まされなくて良いかもしれません。
詳細につきましては、スターターキットガイドの12.1章をご参照お願いします。





suzaku メーリングリストの案内