[Suzaku:01427] Re: UARTの割り込み要因について

[mizo]

溝渕です。

鈴木 智 wrote:
> [SUZAKU /]# cat /proc/interrupts
>                 CPU0
>        0:        283     Xilinx Interrupt Controller Level  eth0
>        1:         15     Xilinx Interrupt Controller Edge   uartlite
>        3:          0     Xilinx Interrupt Controller Edge   uartlite
>        4:          0     Xilinx Interrupt Controller Level  uartlite
>      BAD:          0
> 
> こうなってしまう原因にお心あたりがありましたら,　ご教示いただけないで
> しょうか?

xps_uartliteの割り込みには2種類あり、割り込みのトリガはそれぞれ以下のよ
うになっています。

TX Buffer Empty: edge interrupt
RX Buffer Empty: level interrupt

詳しくは、xps_uartliteのデータシートを確認してください。

上記より、使用方法によりどちらにでも表示される可能性はあると思います。