[Suzaku:01430] Re: UARTの割り込み要因について

mizo email@hidden
2009年 3月 17日 (火) 18:14:57 JST


溝渕です。

使用しているFPGA: sz410-20080327
編集したファイル:
/linux-2.6.x/arch/ppc/platforms/4xx/xparameters/xparameterx_sz410-sil.h

となっていますが、silのipコアは使用していませんか?
使用している場合は、silで使用しているスイッチやロータリースイッチの割り
込みはどうしていますか?

また、
/linux-2.6.x/arch/ppc/platforms/4xx/xparameters/xparameterx_sz410-sil.h
は、xpsが生成したファイルで差し変えをしましたか?手動で編集しましたか?

鈴木 智 wrote:
> 溝渕様:
> 
> 鈴木です.
> 早速のご回答ありがとうございます.
> 
>> fpgaのビルドログから割り込みのトリガを確認することができるので確認してみ
>> てください。
> 
> 確認いたしましたところ, 以下のようになっておりました. 
> 
> * PARAMETER C_KIND_OF_INTR value to
> 0b00000000000000000000000000111010
> 1: edge
> 0: level
> 
> * PARAMETER C_KIND_OF_EDGE value to
> 0b00000000000000000000000000111010
> 1: Riging
> 0: Falling
> 
> * PARAMETER C_KIND_OF_LVL value to
> 0b00000000000000000000000000000101
> 1: High
> 0: Low
> 
> 割り込み番号は
> 1     : デフォルトのコンソール用UART
> 3,4,5 : 追加UART
> です.
> 
> また以前も書きましたが, このFPGAプロジェクトをSUZAKUに書き込み, Linuxから
> cat /proc/interruptsで確認した結果は以下です.
> 
> [SUZAKU /]# cat /proc/interrupts
>                 CPU0
>        0:        283     Xilinx Interrupt Controller Level  eth0
>        1:         15     Xilinx Interrupt Controller Edge   uartlite
>        3:          0     Xilinx Interrupt Controller Edge   uartlite
>        4:          0     Xilinx Interrupt Controller Level  uartlite
>        5:          0     Xilinx Interrupt Controller Level  uartlite
>      BAD:          0 
> 
> FPGA上では全てRising Edgeの割り込みのトリガであるのに, Linux上からはその事が
> 正しく認識できていないということでしょうか?
> 
> 以上よろしくお願いいたします 
> 



suzaku メーリングリストの案内