[Suzaku:01892] Re: はじめまして。購入前のご相談でございます。

[weider]

いつも大変お世話になっております。SUZAKU−Sスタータキットを購入しマニュアル
「FPGA開発編」EDKの使い方P205”10.1.4プログラムファイルを作成してコンフィグ
レーション”のUpdate Bitstreamでエラーが返ってきましてご支援を賜りたくメールさ
せていただいております。下記にこれまでの処置とエラー表示を記させていただきま
す。

これまでの処置：
０）Xilinx Platform Studio 11.1を使用
１）マニュアルに沿って進め「hello-suzaku」を作成
２）「Device Configuration」->「Update Bitstream」をクリック->エラー表示
３）ご支援をいただきましてClock GeneratorのBEGINからENDの行全てをコメントアウト
４）ご支援いただきました内容(下記）をコピペいたしまして再度、Update Bitstreamをクリッ
　　ク
５）”mhsファイルが正しくない”（正確な和訳で申し訳ありません。）というダイアログが
　　表示されOKボタンを押したところsystem.mssファイルが表示されます。ポイントされ
　　ている箇所のコピーを記させていただきます。

　BEGIN DRIVER
 　PARAMETER DRIVER_NAME = generic
 　PARAMETER DRIVER_VER = 1.00.a
 　PARAMETER HW_INSTANCE = clock_generator_0
　END

これからの処置をどのようにしたらよいのかが不明でございます。何卒、ご支援お願い
申し上げます。

４）でコピペしました内容：
> BEGIN dcm_module
>  PARAMETER INSTANCE = dcm_module_0
>  PARAMETER HW_VER = 1.00.d
>  PARAMETER C_CLK_FEEDBACK = NONE  # ここがポイント
>  PARAMETER C_CLKFX_MULTIPLY = 14
>  PARAMETER C_CLKFX_BUF = TRUE
>  PARAMETER C_CLKIN_PERIOD = 271.267361
>  PORT RST = net_gnd
>  PORT CLKIN = dcm_clk_s
>  PORT LOCKED = Dcm_all_locked
>  PORT CLKFX = clk_51_6096MHz
> END

寺内　隆男
email@hidden


10/08/10 mio <email@hidden>:
> 中島です。
>
> BSBのウィザードで3.6864MHz設定できました？
> たしかエラーがでて設定できなかったと思うのですが・・・。
>
> clock_generatorのCLK_INにはSpartan3Eの場合、
> 5MHz以上でなければ入力できません。
> そのためエラーがでているのではないかと思います。
>
> SZ130の源発振は3.6864MHzなので、clock_generatorを使うことができません。
> (もしかするとオプションによりつかえるかもしれませんが・・・)
> かわりにdcmを使用してください。以下の記述でたぶん、いけるかな？？
>
> =================================================
> BEGIN dcm_module
>  PARAMETER INSTANCE = dcm_module_0
>  PARAMETER HW_VER = 1.00.d
>  PARAMETER C_CLK_FEEDBACK = NONE  # ここがポイント
>  PARAMETER C_CLKFX_MULTIPLY = 14
>  PARAMETER C_CLKFX_BUF = TRUE
>  PARAMETER C_CLKIN_PERIOD = 271.267361
>  PORT RST = net_gnd
>  PORT CLKIN = dcm_clk_s
>  PORT LOCKED = Dcm_all_locked
>  PORT CLKFX = clk_51_6096MHz
> END
> ==================================================
>
> MHSファイルについては以下の資料に詳しく記載されているので、読んでみてく
> ださい。
> http://japan.xilinx.com/support/documentation/sw_manuals/xilinx11/psf_rm.pdf
>
> (2010/08/10 8:37), weider wrote:
>> SUZAKU-Sスタータキットを使い始めの寺内と申します。「FPGA開発編」P205の10.1.4
>> ”プログラムファイルを作成してコンフィグレーション”の【Update Bitstream】でのエラー
>> でございます。
>>
>> ・エラー内容：
>>
>> ERROR:EDK:1525 - INST:clock_generator_0 PORT:CLKIN -
>> C:\Suzaku\BSB\system.mhs line 101 - port is driven by a sourceless
>> connector
>> Completion time: 0.00 seconds
>> ERROR:EDK:440 - platgen failed with errors!
>> make: *** [implementation/system.bmm] Error 2
>>
>> ・system.mhsのエラー行
>>
>> BEGIN clock_generator
>>   PARAMETER INSTANCE = clock_generator_0
>>   PARAMETER C_CLKIN_FREQ = 3686400
>>   PARAMETER C_CLKOUT0_FREQ = 51609600
>>   PARAMETER C_CLKOUT0_PHASE = 0
>>   PARAMETER C_CLKOUT0_GROUP = NONE
>>   PARAMETER C_CLKOUT0_BUF = TRUE
>>   PARAMETER HW_VER = 3.00.a
>>   PORT CLKIN = dcm_clk_s
>>   PORT CLKOUT0 = clk_51_6096MHz
>>   PORT RST = net_gnd
>>   PORT LOCKED = Dcm_all_locked
>> END
>>
>> system.mhsファイルは何を表示させ、どんなシーンで使用されるのか。そしてエラーの原
>> 因をご教授賜りたく、よろしくお願い申し上げます。
>>
>
> _______________________________________________
> suzaku mailing list
> email@hidden
> http://lists.atmark-techno.com/cgi-bin/mailman/listinfo/suzaku
>