[Suzaku:01916] Re: はじめまして。購入前のご相談でございます。

[mio]

中島です。

(2010/08/22 4:44), weider wrote:
> いつも大変お世話になっております。SUZAKU−Sスタータキットを購入しマニュアル
>   「FPGA開発編」EDKの使い方P205”10.1.4プログラムファイルを作成してコンフィグ
>   レーション”のUpdate Bitstreamでエラーが返ってきましてご支援を賜りたくメールさ
>   せていただいております。下記にconsoleの表示を全て記させていただきました。
> 
* クロックがないです。

PORT fpga_0_clk_1_sys_clk_pin = dcm_clk_s, DIR = I, SIGIS = CLK,
CLK_FREQ = 3686400

* proc_sys_resetのSlowest_sync_clkの接続がまちがっています。

PORT Slowest_sync_clk = clk_51_6096MHz
> 
> Constructing platform-level connectivity ...
> ERROR:EDK:1525 - INST:dcm_module_0 PORT:CLKIN - C:\Suzaku\BSB\system.mhs line
>     114 - port is driven by a sourceless connector
> ERROR:EDK:1525 - INST:proc_sys_reset_0 PORT:Slowest_sync_clk -
>     C:\Suzaku\BSB\system.mhs line 128 - port is driven by a sourceless connector
> Completion time: 0.00 seconds
> ERROR:EDK:440 - platgen failed with errors!
> make: *** [implementation/system.bmm] Error 2
> Done!
> 
> system.mhsを添付させていただきました。何卒ご支援お願い申し上げます。
> 
> 寺内　隆男
> email@hidden
> 
> 
> 
> 2010/8/20, mio<email@hidden>:
>> 中島です。
>>
>> proc_sys_resetのPORT:Dcm_lockedを接続していないからエラーがでているよう
>> です。
>>
>> EDK11.5のBSBで作成したmhsファイルを添付します。
>> 参考にしてみてください。
>>
>>> Checking platform configuration ...
>>> ERROR:EDK:1555 - IPNAME:proc_sys_reset INSTANCE:proc_sys_reset_0
>>> PORT:Dcm_locked
>>>      -
>>>
>>> C:\Xilinx\11.1\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v2_00_a\data
>>>      \proc_sys_reset_v2_1_0.mpd line 88 - ASSIGNMENT=REQUIRE is defined in
>>> the
>>>      MPD. You must specify a connection in the MHS.
>>> IPNAME:plb_v46 INSTANCE:mb_plb - C:\Suzaku\BSB\system.mhs line 52 - 2
>>> master(s)
>>> : 2 slave(s)
>>> IPNAME:lmb_v10 INSTANCE:ilmb - C:\Suzaku\BSB\system.mhs line 60 - 1
>>> master(s) :
>>> 1 slave(s)
>>> IPNAME:lmb_v10 INSTANCE:dlmb - C:\Suzaku\BSB\system.mhs line 67 - 1
>>> master(s) :
>>> 1 slave(s)
>>> ERROR:EDK:440 - platgen failed with errors!
>>> make: *** [implementation/system.bmm] Error 2
>>> Done!
>>
>>