[Suzaku:00112] Re: EDKについてですが...
Keichi Kawaoka
email@hidden
2004年 10月 10日 (日) 04:22:04 JST
kawaokaと申します。
> OPBコアの中にCoregenのIPを入れるにはどうしたらよいでしょうか?
> コンパイルは通っていて,明確なエラーが出てこないのでよく分からないのですが,
> 合成のレポートを見るとBRAMの数が変わってなかったためそう判断しました.
以下の方法で、BRAMの使用リソースは変化します。
1.pcores\<MYCORE>\hdl\vhdl\にCoregenで生成した<FIFO>ファイル
をコピーします。
2.pcores\<MYCORE>\data\<MYCORE>.paoに" lib mycore <FIFO> "
の1行を追記します。
3.メニューの"Tools - Clean - Allを実行します。
*<MYCORE>、<FIFO>(Coregen使用)はユーザで定義した名前です。
ちなみに私は、EDK内でコンパイルさせるロジックをOPBインター
フェースのみにしています。
EDK外のロジックで変更が生じたときに、ISEのみのコンパイルで
済むからです。
また、Coregenを使用した場合は、簡単に変更、追加ができるよう
ISE側でコンパイルするようにしています。
> ImportPeripheralを使用せずにEDKに自作コアを認識させるにはどのようにしたらよい
> でしょうか?
\pcores\MYCORE\dataに以下のファイルを新規追加する必要が
あります。
.paoファイル = ソースファイルを指定するファイル
.mpdファイル = EDKで自動的にOPBに接続する信号を定義し
たり、外部入出力信号の定義するファイル
EDK\hw\XilinxProcessorIPLib\pcoresにXilinxコアのフォルダがあり
ますので、適当なコアをテンプレートとして参考にされと良いかと思
います。
また、編集後は、1度XPSを終了-再起動しないと反映されないよう
です。
----- Original Message -----
From: "Masaki Minobe" <email@hidden>
To: <email@hidden>
Sent: Friday, October 08, 2004 12:19 PM
Subject: [Suzaku:00106] EDKについてですが...
> 見延と申します.
>
>
> EDKについてですが,ここで質問してもよろしいでしょうか?
>
> SUZAKUにつける自作OPBを作っている最中なのですが,
> OPBコアの中にCoregenのIPを入れるにはどうしたらよいでしょうか?
> EDK,ISE は6.2.03iを使用しております.
>
> 今 sync_fifo_v4_0 のBRAM版を自作OPBコアの中へ組み込もうとしている
> のですが,私の作成したIPではどうもうまくっていないようです.
> コンパイルは通っていて,明確なエラーが出てこないのでよく分からないのですが,
> 合成のレポートを見るとBRAMの数が変わってなかったためそう判断しました.
> $EDK\hw\XilinxProcessorIPlib\proc_common_v1_00_c\hdl\vhdl\coregen_comp_defs.vhd
> のAsyncFIFO版のパッケージを参考に色々試しましたが,BRAMの数が増えません.
> 分散RAMのFIFOの場合でも,スライスの数が全く変わりませんでした.
>
> どのようにしたらCoregenのIPを参照できるのでしょうか?
>
>
> 後,質問が変わりますが,
> ImportPeripheralを使用せずにEDKに自作コアを認識させるにはどのようにしたらよい
> でしょうか?
> <xps_projプロジェクト>\pcores\<コア名>\
> に置く以外になにかすることはあるのでしょうか?
>
>
> ____________________________________________________________
> 見延壮希
> NPO法人国際レスキューシステム研究機構
>
> _______________________________________________
> suzaku mailing list
> email@hidden
> http://lists.atmark-techno.com/mailman/listinfo/suzaku
suzaku メーリングリストの案内