いつもお世話になります。 (株)デザインテックの三浦です。 SUZAKU-Sにてウォッチドッグタイマーを実現したいのですが 何かよいアドバイスを頂けないでしょうか? top.vhdにFPGA_RESET_ENというIOがありますが タイマーを用意して通常はファームにてクリアをして 暴走した場合タイマーのオーバーフローを検出して FPGA_RESET_ENをHighにすることにより ハードリセットがかかるとの思惑ですが。 よろしくお願いします。