[Suzaku:00891] Re: コンフィグレーション時間

Keichi Kawaoka email@hidden
2007年 4月 19日 (木) 02:16:35 JST


川岡です。

新規外部リセット信号と、もともとの外部リセット"SYS_RST_IN"をORするのが良いかと思われます。
下記に新規外部リセット信号"SYS_RST_IN_2"を追加し、もともとの"SYS_RST_IN"にORする例を書いてみました。
ご参考にしていただければと思います。


「xps_proj.mhs」ファイルを下記のように編集します。


# Externalに新規外部リセット信号"SYS_RST_IN_2"を宣言
PORT SYS_RST_IN_2 = SYS_RST_IN, DIR = I

# bus_select_vの"SYS_RST_IN"を"SYS_RST_IN_i"に変更
BEGIN bus_select_v
 ・
 ・
 PORT SYS_RST_IN = SYS_RST_IN_i   # <- 変更

# あたらしくIPコアのvector_logicを追加し、"SYS_RST_IN"と"SYS_RST_IN_2"をORし、
# "SYS_RST_IN_2"として出力
BEGIN util_vector_logic
 PARAMETER INSTANCE = util_vector_logic_1
 PARAMETER HW_VER = 1.00.a
 PARAMETER C_OPERATION = or
 PARAMETER C_SIZE = 1
 PORT Op1 = SYS_RST_IN
 PORT Op2 = SYS_RST_IN_2
 PORT Res = SYS_RST_IN_i
END

email@hidden wrote:
> 川岡様
> 
> 蔦村です。
> お世話になっております。
> 
> 周辺デバイスとSUZAKUボードのコンフィグレーション時間を検討したところ
> 周辺デバイスのコンフィグレーション時間がSUZAKUに比べ非常に大きいことが分かりました。
> 
> SUZAKUのコンフィグ終了を検知する仕組みはつくらずに、
> 他デバイスのコンフィグレーションが完了するまで、SUZAKUボードはリセットさせ
> 他デバイスコンフィグ完了後、十分時間が経過してから、SUZAKUコンフィグが終了しているのを
> 予測してSUZAKUリセット解除させたいと考えています。
> 
> そこで現状、SUZAKUは外部リセット端子が設けられていないため、PowerPCクロック制御している
> モジュール"dcm_18_multi_wrapper" のRST端子を外部に接続、制御することを考えていますが、
> この部分のネットリストを編集しても問題ないでしょうか?
> 現状では、GND固定となっております。
> 
> よろしくお願い致します。
>  
>> -----Original Message-----
>> From: email@hidden 
>> [mailto:email@hidden] On Behalf Of 
>> Tsutamura_Koichi____PC_R&D
>> Sent: Monday, April 16, 2007 8:01 PM
>> To: email@hidden
>> Subject: [Suzaku:00889] Re: コンフィグレーション時間
>>
>>
>> 蔦村です。
>> お世話になっております。
>>
>> ユーザーIOピンを利用してトライしてみます。
>> ご回答ありがとうございました。
>>
>> 以上です。
>>
>>> -----Original Message-----
>>> From: email@hidden 
>>> [mailto:email@hidden] On Behalf Of 
>>> Keichi Kawaoka
>>> Sent: Monday, April 16, 2007 7:55 PM
>>> To: SUZAKU general discussion list
>>> Subject: [Suzaku:00888] Re: コンフィグレーション時間
>>>
>>> 川岡と申します。
>>>
>>>> そこで、SUZAKU−V電源投入後のFPGAコンフィグレーション時間を
>>>> 教えて下さい。
>>> SUZAKUで採用しているコンフィギュレーション用デバイスのTE7720は、
>>> マスターシリアルで動作します。
>>> マスターシリアルの動作周波数は、オプションで変更可能ですが、
>>> デフォルトで約4MHzになっています。
>>>
>>> 4MHz時のコンフィグレーション時間はおよそ以下の値になります。
>>>   約0.75秒 = 3,006,496(XC2VP4のコンフィグレーションのBitstream長) / 約4MHz
>>>  (マスターシリアルの動作周波数は誤差があります。データシートでお確かめください)
>>>
>>>> またコンフィグレーション完了時はどの端子をチェックすれば
>>>> よろしいのでしょうか?
>>> FPGAのCFG_DONEという信号がコンフィギュレーション終了を示す信号になりますが、
>>> ピンなどでの出力はされておらず、他基板で受けられません。
>>>
>>> ユーザIOピンは、コンフィギュレーション中ハイインピーダンスになる特性がありますので、
>>> それを利用して、コンフィギュレーション終了時に任意の波形を出すようにし、
>>> 検知するのも良いかもしれません。
>>>
>>> email@hidden wrote:
>>>> 蔦村と申します。
>>>> お世話になっております。
>>>>
>>>> SUZAKU-Vと他FPGAボードを使って基板作成しています。
>>>> そこで、SUZAKU−V電源投入後のFPGAコンフィグレーション時間を
>>>> 教えて下さい。
>>>> またコンフィグレーション完了時はどの端子をチェックすれば
>>>> よろしいのでしょうか?
>>>>
>>>>
>>>>
>>>>
>>>> _______________________________________________
>>>> suzaku mailing list
>>>> email@hidden
>>>> http://lists.atmark-techno.com/mailman/listinfo/suzaku
>>>>




suzaku メーリングリストの案内