[Suzaku:00794] Re: VHDL/Verilog混合でスロットマシンのコアをCPUで制御する

[mio]

中島です。

もしかすると、mpdファイルのOPTIONの記述のHDLの部分を
"VERILOG"
に変更していないでしょうか？
変更すると、下記エラーが発生するようです。
"MIXED"
にすると、エラーがなくなりました。一度ご確認ください。

BEGIN opb_sil00u

## Peripheral Options
OPTION IPTYPE = PERIPHERAL
OPTION IMP_NETLIST = TRUE
OPTION HDL = MIXED　　　< ----　ここです
OPTION LAST_UPDATED = 8.1
OPTION DESC = Slot Function for LED/SW Board
OPTION IP_GROUP = MICROBLAZE:PPC:USER
OPTION CORE_STATE = DEVELOPMENT


mpdファイルの記述方法については、
http://japan.xilinx.com/ise/embedded/edk82i_docs/psf_rm.pdf
に資料がございますので、あわせてご参照ください。

> 
> ＜エラーの内容＞
> ERROR:HDLCompilers:200 - "../hdl/opb_sil00u_0_wrapper.v" line 43 Target of defparam 'opb_sil00u_0.C_BASEADDR' does not exist
> ERROR:HDLCompilers:200 - "../hdl/opb_sil00u_0_wrapper.v" line 44 Target of defparam 'opb_sil00u_0.C_HIGHADDR' does not exist
> ERROR:HDLCompilers:200 - "../hdl/opb_sil00u_0_wrapper.v" line 45 Target of defparam 'opb_sil00u_0.C_OPB_AWIDTH' does not exist
> ERROR:HDLCompilers:200 - "../hdl/opb_sil00u_0_wrapper.v" line 46 Target of defparam 'opb_sil00u_0.C_OPB_DWIDTH' does not exist
> ERROR:HDLCompilers:200 - "../hdl/opb_sil00u_0_wrapper.v" line 47 Target of defparam 'opb_sil00u_0.C_FAMILY' does not exist
> ERROR:Xst - Unexpected error found while building hierarchy.
> 
> ERROR:MDT - HDL synthesis failed!
> INFO:MDT - Refer to
>    C:\SUZAKU_2\sz310-20061114_3\synthesis\opb_sil00u_0_wrapper_xst.srp for
>    details
> 
> ERROR:MDT - platgen failed with errors!
>