[Suzaku:01317] クロックの分周時間について (訂正 Re: Re:Linux からのレジスタアクセスについて )

Kobuna email@hidden
2008年 12月 15日 (月) 14:27:34 JST


中島様

ご対応ありがとうございます。
説明不足で失礼致しました。

> こちらはこんな構成?
> 
>    PLB Bus
>       |
>       |--PowerPC
>       |
>       |--自作IPコア(分周)
>       |
> 
> 分周したクロックはI/Oピンから出力して、オシロスコープで観測でしょうか?

その通りです。オシロスコープとロジックアナライザ両方で観測してみています。


> > JTAGによるFPGAコアだけの直接書き込みで水晶発信機を基準クロックに選んで
> > 動作試験を行った際には設定通りの周期が得られています。
> こちらはPowerPCやBusは無しで、
> 100MHzの入力を分周してI/Oピンから出力し、
> オシロスコープで観測でしょうか?

こちらもその通りです。


> 後、件名 "Linuxからのレジスタアクセス"について、
> 何も触れられていないようなのですが・・・。
タイトルは前回MLに質問したものを間違えて投稿してしまいました・・・
申し訳ありません。このメールから件名改めさせていただきます。

以上よろしくお願いいたします。


----
小鮒 格久
東北大学大学院理学研究科地球物理学専攻   
e-mail: email@hidden



mio <email@hidden> wrote:

> 中島です。
> 
> 状況が今ひとつわからないので、もう少し詳細を教えてもらえますか?
> 
> Kobuna さんは書きました:
> > 東北大の小鮒と申します。
> > いつもお世話になっております。
> > 
> > SUZAKU-V SZ410を用いて、クロック分周器のコアを開発しております。
> > EDKを用いてPowerPCコアに自作コアを組み込み、Bus2IP_CLK(100MHz)を基準にして
> > 30kHzに周波数を落としたクロックを発信しているのですが、
> > 出力されるクロックの長さが約1.1倍に間延びしてしまいます。
> > 
> こちらはこんな構成?
> 
>    PLB Bus
>       |
>       |--PowerPC
>       |
>       |--自作IPコア(分周)
>       |
> 
> 分周したクロックはI/Oピンから出力して、オシロスコープで観測でしょうか?
> 
> 
> > JTAGによるFPGAコアだけの直接書き込みで水晶発信機を基準クロックに選んで
> > 動作試験を行った際には設定通りの周期が得られています。
> 
> こちらはPowerPCやBusは無しで、
> 100MHzの入力を分周してI/Oピンから出力し、
> オシロスコープで観測でしょうか?
> 
> 
> > 同様の現象があった方、または原因に心当たりのある方はいらっしゃいますか?
> > おりましたら、アドバイス等よろしくお願い致します。
> > 
> 後、件名 "Linuxからのレジスタアクセス"について、
> 何も触れられていないようなのですが・・・。
> 
> 以上よろしくお願いします。
> 
> _______________________________________________
> suzaku mailing list
> email@hidden
> http://lists.atmark-techno.com/cgi-bin/mailman/listinfo/suzaku




suzaku メーリングリストの案内