[Suzaku:01319] Re: クロックの分周時間について (訂正 Re: Re:Linux からのレジスタアクセスについて )

[Kobuna]

中島様

該当箇所確認いたしました。
間延びしていた時間の割合も一致しています。
誠にありがとうございます。

もう一つ素人質問への回答をお願いしたいのですが、
DCMから出力されるBus2IP_Clkのクロック周波数は変更可能でしょうか？
またその場合ソースは、sz410-yyyymmddの中のどこを参照すればよいものでしょうか？
またはDCMを介さず、100MHzのクロックをIPコアに渡すこと可能でしょうか？

以上よろしくお願い致します。

小鮒


mio <email@hidden> wrote:

> 中島です。
> 
> >>> SUZAKU-V SZ410を用いて、クロック分周器のコアを開発しております。
> >>> EDKを用いてPowerPCコアに自作コアを組み込み、Bus2IP_CLK(100MHz)を基準にして
> >>> 30kHzに周波数を落としたクロックを発信しているのですが、
> >>> 出力されるクロックの長さが約1.1倍に間延びしてしまいます。
> 
> SZ410のデフォルトのFPGAプロジェクトにIPコアを接続しているのならば、
> Bus2IP_CLKは100MHzではなく、87.5MHzになります。
> クロックについては、
> SZ410のハードウェアマニュアル v1.0.6の
> p.11 図4.2 SZ410-U00バス構成をご参照ください。
>