[Suzaku:01428] Re: UARTの割り込み要因について

[mizo]

溝渕です。

mizo wrote:
> xps_uartliteの割り込みには2種類あり、割り込みのトリガはそれぞれ以下のよ
> うになっています。
> 
> TX Buffer Empty: edge interrupt
> RX Buffer Empty: level interrupt
> 
> 詳しくは、xps_uartliteのデータシートを確認してください。
> 
> 上記より、使用方法によりどちらにでも表示される可能性はあると思います。

xps_intcは、割り込みのトリガを動的に変更することはできないようですね。な
ので、同じIPコアを追加して異る割り込みのトリガが表示されるのはおかしいで
すね。

割り込みのトリガは、xps_intcの設定で変更できるのですが、デフォルトでは
"Auto Computed"になっています。

fpgaのビルドログから割り込みのトリガを確認することができるので確認してみ
てください。

以下は、SZ410-SILのデフォルトプロジェクトに、xps_uartliteを2つ追加した場
合のログです。

* PARAMETER C_KIND_OF_INTR value to
0b00000000000000000000000001101010
1: edge
0: level

* PARAMETER C_KIND_OF_EDGE value to
0b00000000000000000000000001101010
1: Riging
0: Falling

* PARAMETER C_KIND_OF_LVL value to
0b00000000000000000000000000010101
1: High
0: Low

割り込みのステータスは、ビルドログに表示された32bitの値の、
1 << [割り込み番号]
のビットを確認してください。