[Suzaku:01480] Help: 動作クロックについて

菊地 義和 email@hidden
2009年 5月 15日 (金) 11:05:44 JST


いつも参考にさせていただいております。

菊地義和と申します。

カスタムIPの動作クロックについてお教え願います。
参考資料など示していただけると助かります。

●開発環境
ボード:SZ130
FPGA:sz130-20081010.zip
OS:linux-2.6.18-at9

●確認したいこと
カスタムIPの動作クロックは正確にはいくつになるのでしょうか。
 カスタムIPの動作クロックはFPGA内バスクロックであり、
 その値は≒51.6Mhzと理解しておりました。
 しかし、実測では異なっており、約59Mhzでした。
この差異は個体差ということはあるのでしょうか。
それとも、当方の認識、測定など考え方が間違っているのでしょうか。

※FPGA内バスはPLB、OPBのバスを使用しております。

●状況
カスタムIPの動作確認を行っており、その出力波形を観察しております。
出力波形は動作クロックをカウントし、作り出すようにしておりますが、
理論と実際でカウント値が異なるため、理論値を採用するか実測値を
採用するか迷っております。

クロックはドキュメントと実測では次のような差異があリました。

・スペック表から
私が確認した範囲から、FPGA内バスクロックは次のとおりと理解しておりました。
Bus2IP_Clk≒51.6Mhz
また、メーリングリスト内では次の記述を参照しました。
http://lists.atmark-techno.com/pipermail/suzaku/2008-March/001135.html

・実機測定
実機で上記CLKラインを出力し、測定しました。
Bus2IP_Clk≒59Mhz

波形を作るためのカウント値は作成した波形の実測に合わせて決定しました。
その値から逆算した動作クロックと実測の動作クロックは一致しましたので
測定結果は正しいと思っております。

どうぞよろしくお願いいたします。

以上

-------------- next part --------------
HTMLの添付ファイルを保管しました...
URL: <http://lists.atmark-techno.com/pipermail/suzaku/attachments/20090515/b46b2a3a/attachment.html>


suzaku メーリングリストの案内