[Suzaku:01915] Re: はじめまして。購入前のご相談でございます。

weider email@hidden
2010年 8月 22日 (日) 04:44:10 JST


いつも大変お世話になっております。SUZAKU−Sスタータキットを購入しマニュアル
 「FPGA開発編」EDKの使い方P205”10.1.4プログラムファイルを作成してコンフィグ
 レーション”のUpdate Bitstreamでエラーが返ってきましてご支援を賜りたくメールさ
 せていただいております。下記にconsoleの表示を全て記させていただきました。


Constructing platform-level connectivity ...
ERROR:EDK:1525 - INST:dcm_module_0 PORT:CLKIN - C:\Suzaku\BSB\system.mhs line
   114 - port is driven by a sourceless connector
ERROR:EDK:1525 - INST:proc_sys_reset_0 PORT:Slowest_sync_clk -
   C:\Suzaku\BSB\system.mhs line 128 - port is driven by a sourceless connector
Completion time: 0.00 seconds
ERROR:EDK:440 - platgen failed with errors!
make: *** [implementation/system.bmm] Error 2
Done!

system.mhsを添付させていただきました。何卒ご支援お願い申し上げます。

寺内 隆男
email@hidden



2010/8/20, mio <email@hidden>:
> 中島です。
>
> proc_sys_resetのPORT:Dcm_lockedを接続していないからエラーがでているよう
> です。
>
> EDK11.5のBSBで作成したmhsファイルを添付します。
> 参考にしてみてください。
>
>> Checking platform configuration ...
>> ERROR:EDK:1555 - IPNAME:proc_sys_reset INSTANCE:proc_sys_reset_0
>> PORT:Dcm_locked
>>     -
>>
>> C:\Xilinx\11.1\EDK\hw\XilinxProcessorIPLib\pcores\proc_sys_reset_v2_00_a\data
>>     \proc_sys_reset_v2_1_0.mpd line 88 - ASSIGNMENT=REQUIRE is defined in
>> the
>>     MPD. You must specify a connection in the MHS.
>> IPNAME:plb_v46 INSTANCE:mb_plb - C:\Suzaku\BSB\system.mhs line 52 - 2
>> master(s)
>> : 2 slave(s)
>> IPNAME:lmb_v10 INSTANCE:ilmb - C:\Suzaku\BSB\system.mhs line 60 - 1
>> master(s) :
>> 1 slave(s)
>> IPNAME:lmb_v10 INSTANCE:dlmb - C:\Suzaku\BSB\system.mhs line 67 - 1
>> master(s) :
>> 1 slave(s)
>> ERROR:EDK:440 - platgen failed with errors!
>> make: *** [implementation/system.bmm] Error 2
>> Done!
>
-------------- next part --------------

# ##############################################################################
# Created by Base System Builder Wizard for Xilinx EDK 11.1 Build EDK_L.29.1
# Sun Aug 22 03:53:50 2010
# Target Board:  Custom
# Family:    spartan3e
# Device:    xc3s1200e
# Package:   fg320
# Speed Grade:  -4
# Processor number: 1
# Processor 1: microblaze_0
# System clock frequency: 51.6
# Debug Interface: On-Chip HW Debug Module
# ##############################################################################
 PARAMETER VERSION = 2.1.0


 PORT fpga_0_RS232_RX_pin = fpga_0_RS232_RX_pin, DIR = I
 PORT fpga_0_RS232_TX_pin = fpga_0_RS232_TX_pin, DIR = O
 PORT fpga_0_rst_1_sys_rst_pin = sys_rst_s, DIR = I, SIGIS = RST, RST_POLARITY = 1


BEGIN microblaze
 PARAMETER INSTANCE = microblaze_0
 PARAMETER C_FAMILY = spartan3e
 PARAMETER C_AREA_OPTIMIZED = 1
 PARAMETER C_INTERCONNECT = 1
 PARAMETER C_DEBUG_ENABLED = 1
 PARAMETER HW_VER = 7.20.a
 BUS_INTERFACE DLMB = dlmb
 BUS_INTERFACE ILMB = ilmb
 BUS_INTERFACE DPLB = mb_plb
 BUS_INTERFACE IPLB = mb_plb
 BUS_INTERFACE DEBUG = microblaze_0_mdm_bus
 PORT MB_RESET = mb_reset
END

BEGIN plb_v46
 PARAMETER INSTANCE = mb_plb
 PARAMETER C_FAMILY = spartan3e
 PARAMETER HW_VER = 1.04.a
 PORT PLB_Clk = clk_51_6096MHz
 PORT SYS_Rst = sys_bus_reset
END

BEGIN lmb_v10
 PARAMETER INSTANCE = ilmb
 PARAMETER HW_VER = 1.00.a
 PORT LMB_Clk = clk_51_6096MHz
 PORT SYS_Rst = sys_bus_reset
END

BEGIN lmb_v10
 PARAMETER INSTANCE = dlmb
 PARAMETER HW_VER = 1.00.a
 PORT LMB_Clk = clk_51_6096MHz
 PORT SYS_Rst = sys_bus_reset
END

BEGIN lmb_bram_if_cntlr
 PARAMETER INSTANCE = dlmb_cntlr
 PARAMETER HW_VER = 2.10.b
 PARAMETER C_BASEADDR = 0x00000000
 PARAMETER C_HIGHADDR = 0x00001fff
 BUS_INTERFACE SLMB = dlmb
 BUS_INTERFACE BRAM_PORT = dlmb_port
END

BEGIN lmb_bram_if_cntlr
 PARAMETER INSTANCE = ilmb_cntlr
 PARAMETER HW_VER = 2.10.b
 PARAMETER C_BASEADDR = 0x00000000
 PARAMETER C_HIGHADDR = 0x00001fff
 BUS_INTERFACE SLMB = ilmb
 BUS_INTERFACE BRAM_PORT = ilmb_port
END

BEGIN bram_block
 PARAMETER INSTANCE = lmb_bram
 PARAMETER C_FAMILY = spartan3e
 PARAMETER HW_VER = 1.00.a
 BUS_INTERFACE PORTA = ilmb_port
 BUS_INTERFACE PORTB = dlmb_port
END

BEGIN xps_uartlite
 PARAMETER INSTANCE = RS232
 PARAMETER C_FAMILY = spartan3e
 PARAMETER C_BAUDRATE = 115200
 PARAMETER C_DATA_BITS = 8
 PARAMETER C_USE_PARITY = 1
 PARAMETER C_ODD_PARITY = 1
 PARAMETER HW_VER = 1.01.a
 PARAMETER C_BASEADDR = 0x84000000
 PARAMETER C_HIGHADDR = 0x8400ffff
 BUS_INTERFACE SPLB = mb_plb
 PORT RX = fpga_0_RS232_RX_pin
 PORT TX = fpga_0_RS232_TX_pin
END

BEGIN mdm
 PARAMETER INSTANCE = mdm_0
 PARAMETER C_MB_DBG_PORTS = 1
 PARAMETER C_USE_UART = 1
 PARAMETER C_UART_WIDTH = 8
 PARAMETER HW_VER = 1.00.e
 PARAMETER C_BASEADDR = 0x84400000
 PARAMETER C_HIGHADDR = 0x8440ffff
 BUS_INTERFACE SPLB = mb_plb
 BUS_INTERFACE MBDEBUG_0 = microblaze_0_mdm_bus
 PORT Debug_SYS_Rst = Debug_SYS_Rst
END

BEGIN dcm_module
 PARAMETER INSTANCE = dcm_module_0
 PARAMETER HW_VER = 1.00.d
# ここがポイント
 PARAMETER C_CLK_FEEDBACK = NONE
 PARAMETER C_CLKFX_MULTIPLY = 14
 PARAMETER C_CLKFX_BUF = TRUE
 PARAMETER C_CLKIN_PERIOD = 271.267361
 PORT RST = net_gnd
 PORT CLKIN = dcm_clk_s
 PORT LOCKED = Dcm_all_locked
 PORT CLKFX = clk_51_6096MHz
END

BEGIN proc_sys_reset
 PARAMETER INSTANCE = proc_sys_reset_0
 PARAMETER C_EXT_RESET_HIGH = 1
 PARAMETER HW_VER = 2.00.a
 PORT Slowest_sync_clk = clk_50_0000MHz
 PORT Ext_Reset_In = sys_rst_s
 PORT MB_Debug_Sys_Rst = Debug_SYS_Rst
 PORT Dcm_locked = Dcm_all_locked
 PORT MB_Reset = mb_reset
 PORT Bus_Struct_Reset = sys_bus_reset
 PORT Peripheral_Reset = sys_periph_reset
END



suzaku メーリングリストの案内